Session Poster 1 - Lundi 10 juin 14h30 - 15h30 - Jardin Amphi Riquet
Automated Synthesis of a Multicore RISC-V SoC with Interconnect Customized for Dataflow Requirements Based on LiteX
Naouel HAGGUI, Joseph W. Faye, Maxime Pelcat, Jean-François Nezan
Prototype-based hardware framework for continual learning
Florent Derue, Slavisa Jovanovic, Hassan Rabah, Serge Weber
Elaboration d'une méthodologie d'identification d'interférences entrées/sorties d'un calculateur embarqué via un banc de test matériel générique
Jorges Andres HOYOS RAMIREZ, Guillaume GOURVES
Amplitude-modulated Side-channel Attack on SoC-FPGA device
Marie-Aïnhoa Nicolas, Jordane Lorandel, Christophe Moy
Electrothermal modeling of junctionless vertical Si nanowire transistors for 3D logic circuit design
Yifan WANG
Emerging Design-Technology Co-Optimization Methodologies
Rosario Pronsato, Ian O'Connor, Pascal Vivet
Conception d'un redresseur 2.45 GHz faible puissance à pont de diodes
Gabriel Koubar
Conception d'un système embarqué pour l'analyse de tissus biologiques spécifiques
Joséphine Dupeyron Masini, Nadia Benfaddoul, Sylvain Feruglio, Dimitri Galayko, Frédérique Deshours, Georges Alquie, Olivier Meyer, Hamid Kokabi
A Critical System nvSRAM based on Ferroelectric technology
Lucas RHETAT, Jean-Philippe NOEL, Bastien giraud, Laurent GRENOUILLET, Julie Laguerre, Cédric Marchand, Ian O'Connor
Comparaison des Approches de Lockstep pour la Tolérance aux Fautes des FPGAs Utilisés en Milieu Radiatif
Hugo Closquinet, Florent Miller, Youri Helen, Patrick Girard, Thibault Vayssade, Arnaud Virazel
Enhancing Security in Heterogeneous Virtualized Systems: A Focus on I/O Attacks in the existence of IOMMU in a RISC-V architecture
Aya Jendoubi, Jean-christophe Prévotet, Pascal Cotret, Philippe Tanguy
Approche intégrée pour la modélisation et la simulation des systèmes à structure dynamique
Aya Attia, Clément Foucher, Luiz Villa
Efficient Application Execution Framework for CGRAs
Christie Sajitha, Kevin Martin, Satyajit Das, Philippe Coussy
Accuracy vs. Efficiency: A Case for Binarized Neural Networks in TinyML
Bruno Lovison Franco, Aymen Romdhane, Jonathan Miquel, Guillaume PRENAT, Lorena Anghel, David Novo, Pascal Benoit
An in-cell weight update scheme using one-hot gradients for on-chip learning
Mathieu Chêne, Benoit Larras, Antoine Frappe, Andreas Kaiser
Bridging the gap between Side-Channel Security and Approximate Computing
Racim BOUSSA, Ruben Salvador, Maria Mendez Real, Jean-Christophe Prévotet
Comparaison d'algorithmes d'apprentissage pour l'évaluation de distance entre deux systèmes embarqués BLE
Ben Mahmoud Yanis, Cecile Belleudy, Philippe LE THUC, Ouajdi BABAY ROUIS
Deploying Compact and Dependable DNNs in Safety-Critical Applications
Leonardo Alexandrino de Melo, Alberto Bosio, Rodrigo Possamai Bastos
Event-Driven Neural Network for Ultra-Low-Power On-Chip Keyword Spotting
Marc Chevalier, Antoine Frappe, Benoit Larras
Générateur de neurone artificiel sur FPGA
Samuel Garcia, Ming-Jun Zhang
